- 與外部時鐘同步(固定和可變延遲)
- 2ns可變躍變時間,在50Ω上達10Vpp(開路為20Vpp)
- 達500ps(ECL)的快速躍變
- 2ps定時分辨率
- 0.01%的頻率準確度
- 任何定時參數變化時無毛刺和陷落
- 脈沖、脈沖列、模式（數據）工作方式，數據序列
- 可增加模擬或數字通道
- 1或2個通道
- 4種型號的軟件99%兼容
Keysight(原Agilent) 81100脈沖/數據發生器家族使用同樣的工作方式（前面板和程序），并與廣為使用的8110A兼容，以保護您當前和未來的投資。81110A作為81104A和81101A的超集使隨未來需要的增長非常容易。
用于測試數字設計和部件的信號
81100家族可產生測試當前邏輯技術?MOS,TTL,LVDS,ECL等）所需的所有標準脈沖，多電平波形，數字模式和數據，并可達660MHz。除81130A外，所有型號都可通過無毛刺和陷落的定時參數改變而連續工作。
平穩地集成到自動測試系統
各種附件，以及81101A和81104A 99%向上的兼容使81110A只需通過儀器的物理改變就可隨未來的需求而成長。
技術指標
| 主機 | 81104A |
| 輸出通道 | 81105A |
| 定時1 | |
| 頻率范圍 | 1mHz-80MHz |
| 50Ω源2 | 50MHz典型值 |
| 數頻率 | 160Mbit/s |
| 定時 分辯率 | 3.5字 情況為5ps |
| 帶PLL的精度(不帶時) | 0.01%(5%)3 |
| 帶PLL的抖動RMS (不帶時) | 0.001%+15ps (0.01%+15ps)3 |
| 寬度范圍 | 6.25ns至 (周期-6.25ns) |
| 精度 | ±5%±250ps |
| 時滯 | N/A |
| 延遲 (外輸入至輸出) (外輸入至觸發輸出) | 27ns固定值 12ns固定值 |
| 附加變量延遲范圍 精度4 | 0ns至(周期-12.5ns) ±5%±0.5ns |
| 雙脈沖 延遲范圍 | (寬度+6.25ns)至 (周期-寬度-6.25ns) |
| 躍變時間 范圍(10/90) 在1kΩ源阻抗 | 3ns至200ms 可變 5ns典型值 |
| 電平/脈沖性能5 | |
| 幅度 50Ω在50Ω上 1kΩ在50Ω上 | 100mVpp-10.0Vpp 200m Vpp-20.0Vpp |
| 電平窗 1kΩ在50Ω上 | -10.0V~+10.0V -20.0V~+20.0V |
| 精度 50Ω在50Ω上 1K Ω在50Ω上 | ±(3%+75mV) ±(5%+150mV)6 |
| 輸出 連接器 | BNC單端 |
| 源阻抗精度 | 可選50Ω或1kΩ ±1%,典型值 |
| 外電壓 | ±24V |
| 短路電流 | ±400mA (通道增加時加倍) |
| 動態串擾 基線噪聲 過沖/脈沖/振鈴 | <> RMS典型值 ±5%幅度 ±20mV |
| 模式/數據能力 | 16Kbit/通道 和選通輸出 |
| 序列 | N/A |
| 格式 | RZ,NRZ,DNRZ |
| 脈沖列 | 單或雙脈沖脈沖數2-65536 |
| 觸發方式 | 連續觸發(外,內,手動) 門控(外,內,手動) 外寬度 |
| 輸入 | PLL基準輸入,時鐘輸入,外輸入 |
| 負載補償 | 可送入實際負載值以顯示實際輸出 |
| 其它輸出 | 觸發輸出, 選通輸出(16Kbit用戶可定義模式) |
| 極限 | 可編程的高和低電平,以保護被測設備 |
| 通道增添 | 模擬 |
| 1 以連續工作和50Ω源阻抗在躍變的50%幅度處測量 2 對81005A和8111A，源阻抗可選為50Ω或1kΩ 3 若使用可起振振蕩器(PLL未激活) 4 恒定幅度 5 電平指標在5ns(81112A,81131A)或30ns(81111A,81132A)典型穩定時間后有效 6 在±19V窗內施加脈沖 7 僅適用于內部通道添加 | |
| 模擬通道增添 | 81104A,帶兩個輸出模塊 (81105A) |
| 幅度 50Ω在50Ω上 1kΩ在50Ω上 | 100mVpp至20.0Vpp 200mVpp至20.0Vpp |
| 源阻抗 | 可選50Ω或1kΩ |
| 電平窗50Ω在50Ω上 1kΩ通道 | -20.0V至20.0V -20.0V至20.0V |
| 頻率50Ω通道 1kΩ通道 | 60MHz典型值 15MHz典型值 |
| 最小躍變50Ω通道 1kΩ通道 | 2.5ns典型值(單通道), 5ns典型值(雙通道) 20ns典型值,在兩個通道上 |
